主营产品
新闻资讯
锁相环与锁相环电路
锁相环(PLL、Phase Locked Loop):对环路内的振荡器进行反馈控制,以便使外部输入的基准信号和环路内振荡器输出的相位差保持一定的电路。
PLL(锁相环电路)PLL:是锁相环电路(Phase Locked Loop)之简称,该电路根据特定频率的时钟信号输出任意频率。
爱普生可编程晶振就是采用锁相环电路,实现了在一个较宽的频率范围内根据用户的需要烧录成用户指定的晶振额定频率,主要型号包括SG-8018(常规精度)、SG-8101(较高精度)、SG-9101(可扩展频率)、SG-8002(5V电压)等系列。
- 上一篇:返回列表
- 下一篇:SPI-BUS与I2C-BUS是什么意思
基础知识
-
2023-09-28详解爱普生时钟芯片RX8025T UB和RX8025T UC的异同
-
2023-05-24爱普生两款高性能加速度计M-A552AC1和M-A552AR1
-
2023-05-24爱普生新标准加速度计M-A352AD传感器单元
-
2021-11-03应用于AGV小车的爱普生新六轴陀螺仪模块SGPM02
-
2021-07-30爱普生RTC低功耗时钟RX8111CE和RX4111CE的规格
-
2021-07-23四个主要驱动因素会导致晶体振荡器出现频率误差